＜お知らせ＞無料セミナ「PCI Express(R) Gen3セミナ (PCI-SIG会員限定）」を東京で開催

2009年10月19日（月）午後1時～午後5時
（午後12時40分受付開始）

＊会場：

アジレント・テクノロジー株式会社 本社・八王子事業所
（東京都八王子市高倉町9-1、JR八高線 北八王子駅徒歩1分）

PCI Express(R) Gen3を採用した機器の開発者向け

80人（PCI-SIG会員企業の方限定）

講師：アジレント・テクノロジーズ・インク
ディジタルテスト事業部 プロダクト・マーケティング＆ PCI-SIGボード・メンバ
Rick Eads
現在、PCI Express Gen3の仕様策定が急ピッチで進んでいます。現時点では、Rev.0.5が既に発表されていますが、策定が進んでいるRev.0.7では、その内容が大きく見直される予定です。このセッションでは、こうしたPCI Express Gen3の規格策定の状況と合わせて、物理層の評価方法に関する最新情報を提供します。

講師： 当社 電子計測本部 アプリケーション・エンジニアリング部
荒井信隆、里見尚志
PCI Express Gen3仕様ではビット・レートの向上に伴い、物理層電気サブ・ブロックだけでなく、論理サブ・ブロックでも大きな変更が予定されています。当然、動作評価・検証のツールにも従来と異なる、大きなチャレンジがあります。このセッションでは、信号品質評価および論理的動作検証ツールへの要請と、アジレントの取り組みについて紹介します。

講師： 当社 電子計測本部　EDAアプリケーション・エンジニアリング部
講師調整中
PCI ExpressはGen1、2が普及し、いよいよ8GbpsのGen3の時代が始まろうとしています。高速伝送路は”つなげるだけの線”から”高周波部品”とした扱いが必要で、Sパラメータなど高周波特性を正確にタイムドメインに反映可能なツールを活用し、試作前にアイダイヤグラム評価を行いながら、伝送路パラメータの最適化を行うデザインフローが求められています。このセッションでは、シグナル・インテグリティ解析に有効なシミュレータ「Agilent アドバンストデザインシステム（ADS）」に装備されている、PCI Express Gen3対応のデザイン・ガイドを用い、いかに効率的に伝送路解析および伝送路パラメータなどの最適化が行えるかについて、デモを交えて紹介します。