日本
アジレント・テクノロジーが、シグナルインテグリティ評価向け高速アイ・ダイヤグラム解析機能を発表
|
|
アドバンスト・デザイン・システムの新シミュレータにより、数Gb/sのチップ間データリンク設計時のアイ・ダイヤグラム解析を高速化2009年2月24日 アジレント・テクノロジー株式会社（社長：海老原 稔、本社：東京都八王子市高倉町9番1号）は、数ギガビット／秒（Gb/s）のチップ間接続のデータリンクの設計向けに、100万ビット／分を実現した高速アイ・ダイヤグラム解析機能を発表します。今回発表の「高速アイ・ダイヤグラム解析機能」は、当社のEDAソフトウェア「Agilent アドバンスト・デザイン・システム(ADS) 2009」の一部で、ADSのシグナルインテグリティ設計／解析環境内での伝送路シミュレーションの結果から、対話形式で簡単にアイ・ダイヤグラムの評価を行うことができるものです。 当社のEEsof EDAディビジョン シグナルインテグリティ製品マネージャのコリン・ウォーリック（Colin Warwick）は、次のように語っています。 高速アイ・ダイヤグラム解析機能の主な用途は、チップ間接続に使われる数Gb/sのシリアルリンクの設計・検証です。このような高速チップ間接続は、ノート型パソコン、データセンタ用サーバ、通信交換センタ、インターネット用ルータなど、今日、デジタル家電や企業向け情報通信機器など、あらゆる製品に使われています。このような高速チップ間接続の開発におけるシグナルインテグリティでは、表皮効果や誘電正接のため、インピーダンスマッチング、反射、電磁結合、干渉、マイクロ波減衰などの物理現象を考慮する必要があります。 「Agilent アドバンスト・デザイン・システム2009」に搭載された高速アイ・ダイヤグラム解析機能では、さまざまな条件を試しながら設計を行うことが可能となります。このワークフローを簡単に実現できるよう、高速アイ・ダイヤグラム解析機能ではインパルス応答解析により、ADSの回路レベルまたは物理レベルのコンポーネントから高速かつリニアなFIRモデルを自動抽出します。この結果、100万ビット／分を超えるシミュレーション・スループットを実現しています。高速シミュレーションにより、PCI Express(R)、USB 3.0、10ギガビットイーサネットなどにおいては、アイ・ダイヤグラム解析を行い、送受信イコライゼーションを最適化して、また測定を行うといった対話形式での開発を行うことができるようになります。 「Agilent アドバンスト・デザイン・システム」は多機能な電気回路設計自動化プラットフォームです。数Gb/sのシリアルリンク、携帯電話、無線ネットワーク、GPS（全地球測位システム）などの無線機器、レーダ、衛星通信システムなどの設計者向けの統合設計環境となっています。 高速アイ・ダイヤグラム解析機能についての詳細は、以下のウェブサイトでご覧いただけます。 製品写真は以下のウェブサイトからダウンロードいただけます。 販売方針
アジレント・テクノロジーについて アジレント・テクノロジー（NYSE:A）は、コミュニケーション、エレクトロニクス、ライフサイエンス、化学分析市場における世界のプレミア・メジャメント・カンパニーであり、またテクノロジー・リーダーでもあります。19,000名の従業員を擁し、110カ国以上でビジネスを展開しています。アジレントは、2008年度、58億ドルの売上高を達成しました。アジレント・テクノロジーの情報は、以下のウェブサイトでご覧ください。 Agilent EEsof EDAソフトウェアについて # # # お客様からのお問い合わせ先：
|
